## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000-353708

(43) Date of publication of application: 19.12.2000

(51)Int.Cl.

H01L 21/338

H01L 29/812

(21)Application number: 11-163718

(71)Applicant: NEC CORP

(22)Date of filing:

10.06,1999

(72)Inventor: SAMOTO NORIHIKO


(¢)

WAKEJIMA AKIO MAKINO YOICHI

# (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a semiconductor device, with which the prevention of lowering of the yield of production and the improvement of high frequency characteristic can be compatibly accomplished when a microscopic gate electrode is formed, and to obtain a manufacturing method of the semiconductor device. SOLUTION: In a T-shaped cross-sectional gate electrode on which gate resistance is reduced, an insulating film 13, which is formed between a gate electrode 11 and a semiconductor substrate 10 for the purpose of retaining the gate electrode 11, is partially removed in the width direction (longitudinal direction). In (b) the structure, as the gate electrode 11 is retained, and at the same time, an insulating film 12 is partially removed, gate parasitic capacitance can be decreased without lowering the yield of production, when the gate electrode is formed, and high frequency characteristic can also be improved.







(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-353708 (P2000-353708A)

(43)公開日 平成12年12月19日(2000.12.19)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H01L 21/338 29/812 H01L 29/80

F 5F102

審査請求 有 請求項の数17 OL (全 22 頁)

(21)出願番号

特廢平11-163718

(22)出願日

平成11年6月10日(1999.6.10)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 佐本 典彦

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 分島 彰男

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100097113

弁理士 堀 城之


最終頁に続く

### (54) 【発明の名称】 半導体装置および半導体装置製造方法


#### (57)【要約】

【課題】 本発明は、微細ゲート電極形成時の歩留まり 低下の回避および高周波特性の向上の両立を図る半導体 装置および半導体装置製造方法を提供することを課題と する。

【解決手段】 ゲート抵抗を低減する断面工字型ゲート 電極において、ゲート電極と半導体基板の間にゲート電 極を保持するため形成する絶縁膜をゲート電極の幅(長 手方向)において部分的に除去する。かかる構造におい ては、ゲート電極の保持を行うと同時に部分的に絶縁膜 が残存しているため、ゲート電極形成時におけるゲート 歩留まりを低減することなく、ゲート寄生容量を低減 し、高周波特性を向上させる効果をもたらす。







1

#### 【特許請求の範囲】

【請求項1】 微細ゲート電極形成時の歩留まり低下の 回避および高周波特性の向上の両立を図る半導体装置で あって、

ゲート抵抗の低減された断面T字型ゲート電極を絶縁膜 材料にて保持するゲート支持パターンを有し、

前記ゲート電極を支持する部分と前記ゲート電極を支持 しない部分が当該ゲート電極のゲート幅方向に存在する ように構成されていることを特徴とする半導体装置。

【請求項2】 前記ゲート電極のソース電極側および当該ゲート電極のドレイン電極側の双方においてゲート幅 方向に前記ゲート電極を支持する部分と前記ゲート電極 を支持しない部分が存在するとともに、当該ゲート電極 のドレイン電極側でのゲート支持位置と当該ゲート電極 のソース電極側でのゲート支持位置が当該ゲート電極を 中心軸として対称に存在するように構成されていること を特徴とする請求項1に記載の半導体装置。

【請求項3】 前記ゲート電極のソース電極側では、ゲート幅方向に前記ゲート電極を支持する部分と前記ゲート電極を支持する部分と前記ゲート電極を支持しない部分が存在するとともに、当該ゲー 20ト電極のドレイン電極側では、前記ゲート支持パターンがゲート幅方向に切れ目無く存在するように構成されていることを特徴とする請求項1に記載の半導体装置。

【請求項4】 前記ゲート電極のドレイン電極側では、 ゲート幅方向に前記ゲート電極を支持する部分と前記ゲ ート電極を支持しない部分が存在し、

前記ゲート電極のソース電極側では、前記ゲート支持バターンがゲート幅方向に切れ目無く存在するように構成されていることを特徴とする請求項1に記載の半導体装

【請求項5】 前記ゲート電極のソース電極側および当該ゲート電極のドレイン電極側の双方においてゲート幅 方向に前記ゲート電極を支持する部分と前記ゲート電極 を支持しない部分が存在するとともに、当該ゲート電極 のドレイン電極側でのゲート支持位置と当該ゲート電極 のソース電極側でのゲート支持位置が当該ゲート電極 中心軸として非対称に存在するように構成されているこ とを特徴とする請求項1に記載の半導体装置。

【請求項6】 少なくとも前記ゲート電極の足部と基板に接する部分に空隙を有する絶縁膜によって当該ゲート電極を保持するように構成されていることを特徴とする 請求項1に記載の半導体装置。

【請求項7】 少なくとも前記ゲート電極の足部と基板に接する部分に空隙を有する絶縁膜によって当該ゲート電極を保持する構成と、当該絶縁膜が当該ゲート電極を保持するために存在しない構成を有することを特徴とする請求項1に記載の半導体装置。

【請求項8】 前記ゲート電極の保持パターンが比誘電率略3乃至略1の絶縁性膜を含んで形成されていることを特徴とする請求項1に記載の半導体装置。

【請求項9】 前記ゲート電極を支持するために残存している絶縁膜の面積のゲート上部面積に対する比率を、 0より大きくかつ0.75以下に設定するように構成されていることを特徴とする請求項1に記載の半導体装置

【請求項10】 微細ゲート電極形成時の歩留まり低下の回避および高周波特性の向上の両立を図る半導体装置 製造方法であって、

ゲート抵抗の低減された断面下字型ゲート電極を絶縁膜 10 材料にて保持するゲート支持パターンを形成する工程 と、

前記ゲート電極を支持する部分と前記ゲート電極を支持 しない部分を当該ゲート電極のゲート幅方向に形成する 工程を有することを特徴とする半導体装置製造方法。

【請求項11】 前記ゲート電極のソース電極側および 当該ゲート電極のドレイン電極側の双方においてゲート 幅方向に前記ゲート電極を支持する部分と前記ゲート電 極を支持しない部分を形成する工程と、

当該ゲート電極のドレイン電極側でのゲート支持位置と 20 当該ゲート電極のソース電極側での支持位置を当該ゲー ト電極を中心軸として対称に形成する工程を有すること を特徴とする請求項10に記載の半導体装置製造方法。

【請求項12】 ゲート幅方向に前記ゲート電極を支持 する部分と前記ゲート電極を支持しない部分を前記ゲー ト電極のソース電極側に形成する工程と、

前記ゲート支持バターンをゲート幅方向に切れ目無く当該ゲート電極のドレイン電極側に形成する工程を有することを特徴とする請求項10に記載の半導体装置製造方法。

30 【請求項13】 ゲート幅方向に前記ゲート電極を支持 する部分と前記ゲート電極を支持しない部分を前記ゲー ト電極のドレイン電極側に形成する工程と、

前記ゲート支持パターンをゲート幅方向に切れ目無く前 記ゲート電極のソース電極側に形成する工程を有するこ とを特徴とする請求項10に記載の半導体装置製造方 法。

【請求項14】 前記ゲート電極のソース電極側および 当該ゲート電極のドレイン電極側の双方においてゲート 幅方向に前記ゲート電極を支持する部分と前記ゲート電 極を支持しない部分を形成する工程と、

当該ゲート電極のドレイン電極側でのゲート支持位置と 当該ゲート電極のソース電極側での支持位置を当該ゲー ト電極を中心軸として非対称に形成する工程を有することを特徴とする請求項10に記載の半導体装置製造方 法。

【請求項15】 少なくとも前記ゲート電極の足部と基板に接する部分に空隙を有する絶縁膜によって当該ゲート電極を保持する工程を有することを特徴とする請求項10に記載の半導体装置製造方法。

50 【請求項16】 前記ゲート電極の保持パターンを、比

10

•3

誘電率略3乃至略1の絶縁性膜を用いて形成する工程を 有することを特徴とする請求項10に記載の半導体装置 製造方法。

【請求項17】 前記ゲート電極を支持するために残存している絶縁膜を、ゲート上部面積に対する比率が0より大きくかつ0.75以下となるように形成する工程を有することを特徴とする請求項10に記載の半導体装置製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、断而工字型微細ゲートを有する電界効果トランジスタとその製造方法に係り、特に微細ゲート電極形成時の歩留まり低下の回避および高周波特性の向上の両立を図る半導体装置および半導体装置製造方法に関する。

#### [0002]

【従来の技術】従来この種の断面工字型微細ゲートを有 する電界効果トランジスタは、例えば、特開昭63-1 92277号公報に示されているように、断面工字型ゲ ート電極足部の両側に該足部を挟むように設けられた絶 緑膜材料からなるゲート電極支持パターンを有し、リフ トオフ時のゲート破損剥離等による歩留まり低下を避け るために用いられている。図43は従来の半導体装置の デバイス構造を説明するための断面図である。図43に 示すように、この従来の電界効果トランジスタは、Ga As基板201上に丁字型ゲート電極203が形成さ れ、絶縁性材料204が丁字型ゲート電極203の足部 の両側を挟むように設けられた状態で工字型ゲート電極 203とGaAs 基板201の間を埋める形状をしてい る。このように、従来技術ではゲート電極支持バターン 204を設けることによって、 丁字型ゲート電極203 とGaAs基板201との接触の幅にかかわらず、リフ トオフ時に不要のレジストを除去するために加えられる 超音波処理等に対してもT字型ゲート電極203が破壊 されることなく、これを再現性よく形成することが可能 となっている。

#### [0003]

【発明が解決しようとする課題】しかしながら、従来技術では、ゲート電極と基板との間に形成される空間を隙間なく絶縁性材料で埋めているため、ゲート電極とソー 10 ス電極、基板、ドレイン電極との間で発生する寄生容量が大きくなり、高周波特性の低下、特に遮断周波数や最高発振周波数の低下を招くという問題点があった。また、高周波特性を向上させるためにリフトオフ終了後に絶縁膜材料をすべて除去すると、微細ゲートのため歩留まりの低下を招くという問題点もあった。

【0004】本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、微細ゲート電極形成時の歩留まり低下の回避および高周波特性の向上の両立を図る半導体装置および半導体装置製造方法を提供す 50

る点にある。

[0005]

【課題を解決するための手段】請求項1に記載の発明の 要旨は、微細ゲート電極形成時の歩留まり低下の回避お よび高周波特性の向上の両立を図る半導体装置であっ て、ゲート抵抗の低減された断面丁字型ゲート電極を絶 縁膜材料にて保持するゲート支持パターンを有し、前記 ゲート電極を支持する部分と前記ゲート電極を支持しな い部分が当該ゲート電極のゲート幅方向に存在するよう に構成されていることを特徴とする半導体装置に存す る。また請求項2に記載の発明の要旨は、前記ゲート電 極のソース電極側および当該ゲート電極のドレイン電極 側の双方においてゲート幅方向に前記ゲート電極を支持 する部分と前記ゲート電極を支持しない部分が存在する とともに、当該ゲート電極のドレイン電極側でのゲート 支持位置と当該ゲート電極のソース電極側でのゲート支 持位置が当該ゲート電極を中心軸として対称に存在する ように構成されていることを特徴とする請求項1に記載 の半導体装置に存する。また請求項3に記載の発明の要 旨は、前記ゲート電極のソース電極側では、ゲート幅方 向に前記ゲート電極を支持する部分と前記ゲート電極を 支持しない部分が存在するとともに、当該ゲート電極の ドレイン電極側では、前記ゲート支持パターンがゲート 幅方向に切れ目無く存在するように構成されていること を特徴とする請求項1に記載の半導体装置に存する。ま た請求項4に記載の発明の要旨は、前記ゲート電極のド レイン電極側では、ゲート幅方向に前記ゲート電極を支 持する部分と前記ゲート電極を支持しない部分が存在 し、前記ゲート電極のソース電極側では、前記ゲート支 持パターンがゲート幅方向に切れ目無く存在するように 構成されていることを特徴とする請求項1に記載の半導 体装置に存する。また請求項5に記載の発明の要旨は、 前記ゲート電極のソース電優側および当該ゲート電極の ドレイン電極側の双方においてゲート幅方向に前記ゲー ト電極を支持する部分と前記ゲート電極を支持しない部 分が存在するとともに、当該ゲート電極のドレイン電極 側でのゲート支持位置と当該ゲート電極のソース電極側 でのゲート支持位置が当該ゲート電極を中心軸として非 対称に存在するように構成されていることを特徴とする 請求項1に記載の半導体装置に存する。また請求項6に 記載の発明の要旨は、少なくとも前記ゲート電極の足部 と基板に接する部分に空隙を有する絶縁膜によって当該 ゲート電極を保持するように構成されていることを特徴 とする請求項1に記載の半導体装置に存する。また請求 項7に記載の発明の要旨は、少なくとも前記ゲート電極 の足部と基板に接する部分に空隙を有する絶縁膜によっ て当該ゲート電極を保持する構成と、当該絶縁膜が当該 ゲート電極を保持するために存在しない構成を有するこ とを特徴とする請求項1に記載の半導体装置に存する。 また請求項8に記載の発明の要旨は、前記ゲート電極の

保持パターンが比誘電率略3乃至略1の絶縁性膜を含ん で形成されていることを特徴とする請求項1に記載の半 導体装置に存する。また請求項9に記載の発明の要旨 は、前記ゲート電極を支持するために残存している絶縁 膜の面積のゲート上部面積に対する比率を、0より大き くかつ0. 75以下に設定するように構成されているこ とを特徴とする請求項1に記載の半導体装置に存する。 また請求項10に記載の発明の要旨は、微細ゲート電極 形成時の歩留まり低下の回避および高周波特性の向上の 両立を図る半導体装置製造方法であって、ゲート抵抗の 低減された断面T字型ゲート電極を絶縁膜材料にて保持 するゲート支持パターンを形成する工程と、前記ゲート 電極を支持する部分と前記ゲート電極を支持しない部分 を当該ゲート電極のゲート幅方向に形成する工程を有す ることを特徴とする半導体装置製造方法に存する。また 請求項11に記載の発明の要旨は、前記ゲート電極のソ ース電極側および当該ゲート電極のドレイン電極側の双 方においてゲート幅方向に前記ゲート電機を支持する部 分と前記ゲート電極を支持しない部分を形成する工程 と、当該ゲート電極のドレイン電極側でのゲート支持位 置と当該ゲート電極のソース電極側での支持位置を当該 ゲート電極を中心軸として対称に形成する工程を有する ことを特徴とする請求項10に記載の半導体装置製造方 法に存する。また請求項12に記載の発明の要旨は、ゲ ート幅方向に前記ゲート電極を支持する部分と前記ゲー ト電極を支持しない部分を前記ゲート電極のソース電極 側に形成する工程と、前記ゲート支持パターンをゲート 幅方向に切れ目無く当該ゲート電極のドレイン電極側に 形成する工程を有することを特徴とする請求項10に記 戦の半導体装置製造方法に存する。また請求項13に記 載の発明の要旨は、ゲート幅方向に前記ゲート電極を支 持する部分と前記ゲート電極を支持しない部分を前記ゲ ート電極のドレイン電極側に形成する工程と、前記ゲー ト支持パターンをゲート幅方向に切れ目無く前記ゲート 電極のソース電極側に形成する工程を有することを特徴 とする請求項10に記載の半導体装置製造方法に存す る。また請求項14に記載の発明の要旨は、前記ゲート 電極のソース電極側および当該ゲート電極のドレイン電 極側の双方においてゲート幅方向に前記ゲート電極を支 持する部分と前記ゲート電極を支持しない部分を形成す る工程と、当該ゲート電極のドレイン電極側でのゲート 支持位置と当該ゲート電極のソース電極側での支持位置 を当該ゲート電極を中心軸として非対称に形成する工程 を有することを特徴とする請求項10に記載の半導体装 置製造方法に存する。また請求項15に記載の発明の要 旨は、少なくとも前記ゲート電極の足部と基板に接する 部分に空隙を有する絶縁膜によって当該ゲート電極を保 持する工程を有することを特徴とする請求項10に記載 の半導体装置製造方法に存する。また請求項16に記載 の発明の要旨は、前記ゲート電極の保持パターンを、比 50 誘電率略3万至略1の絶縁性膜を用いて形成する工程を有することを特徴とする請求項10に記載の半導体装置製造方法に存する。また請求項17に記載の発明の要旨は、前記ゲート電極を支持するために残存している絶縁膜を、ゲート上部面積に対する比率が0より大きくかつ0.75以下となるように形成する工程を有することを特徴とする請求項10に記載の半導体装置製造方法に存

#### [0006]

【0007】 (第1の実施の形態) まず、本発明の第1 の実施の形態を図面を参照して詳細に説明する。図1は 本発明の第1の実施の形態にかかる半導体装置のデバイ ス構造を説明するための断面図である。図1 (a)を参 照すると、第1の実施の形態として断面工字型電界効果 トランジスタのゲート部上面図が示されている。図1 (b) および図1 (c) は、図1 (a) のA-A' 切断 線、B-B'切断線のそれぞれに沿った断面図である。 【0008】本実施の形態では、図1(c)に示すよう に、ゲート電極11と半導体基板10の間にゲート電極 11を保持するため絶縁膜12が形成されている。ま た、図1(b)、図1(c)の断面図に示すように、図 1 (b) で示す断面部分では、ゲート電極1 1 と半導体 基板10の間が絶縁膜12で埋め込まれておらず、図1 (c) に示す断面部分では、ゲート電極11と半導体基 板10の間が絶縁膜12で埋め込まれている。図1 (a)、図1 (b) および図1 (c) に示すように、絶

(a)、図1(b)および図1(c)に示すように、絶 線膜12は、ゲート電極11の幅(長手方向)に部分的 に除去されている。本実施の形態では、ゲート電極11 を保持すると同時に部分的に絶縁膜12が除去されてい るため、ゲート電極形成時におけるゲート歩留まりが向 上し、ゲート寄生容量が低減され、高周波特性を向上で 40 きるようになるといった効果を奏する。

【0009】(第2の実施の形態)次に、本発明の第2の実施の形態を図面を参照して詳細に説明する。図2は本発明の第2の実施の形態にかかる半導体装置のデバイス構造を説明するための断面図である。図2(a)を参照すると、本発明の第2の実施の形態として断面丁字型電界効果トランジスタのゲート部上面図が示されている。図2(b)および図2(c)は、図2(a)のAーA、切断線、B-B、切断線のそれぞれに沿った断面図である。

50 【0010】本実施の形態では、図2(b)、図2

(c) に示すように、ゲート電極21と半導体基板20 の間にゲート電極21を保持するため絶縁膜22が形成 されている。また、図2(b)、図2(c)の断面図に 示すように、図2 (b) で示す断面部分では、ゲート電 極21の片側(例えば、ソース電極側)においてゲート 電極21と半導体悲板20の間が絶縁膜22で埋め込ま れておらず、図2 (c) に示す断面部分では、ゲート電 極21と半導体基板20の間が絶縁膜22で埋め込まれ ている。図2(a)、図2(b)、図2(c)に示すよ うに、絶縁膜22は、ゲート電極21の幅(長手方向) に部分的に除去されている。本実施の形態では、ゲート 電極21を保持すると同時に部分的に絶縁膜が除去され ているため、ゲート電極形成時におけるゲート歩留まり が向上し、ゲート寄生容量が低減され、高周波特性を向 上できるようになるといった効果を奏する。特に本実施 形態のようにソース電極側の絶縁膜22が除去されてい れば、ゲートーソース間の寄生容量が低減可能で、電流 利得を規定する遮断周波数ドもの向上を図ることができ

【0011】 (第3の実施の形態) 次に、本発明の第3 の実施の形態を図面を参照して詳細に説明する。図3は 本発明の第3の実施の形態にかかる半導体装置のデバイ ス構造を説明するための断面図である。図3 (a)を参 照すると、本発明の第3の実施の形態として断面工字型 電界効果トランジスタのゲート部上面図が示されてい る。図3 (b) および図3 (c) は、図3 (a) のA-A' 切断線、B-B'切断線のそれぞれに沿った断面図 である。

【0012】本実施の形態では、図3(b)、図3 (c) に示すように、ゲート電極31と半導体基板30 の間にゲート電極31を保持するため絶縁膜32が形成 されている。また、図3(b)、図3(c)の断面図に 示すように、図3 (b) で示す断面部分では、ゲート電 極31の片側(例えば、ドレイン電極側)においてゲー ト電極31と半導体基板30の間が絶縁膜32で埋め込 まれておらず、図3 (c) に示す断面部分では、ゲート 電極31と半導体基板30の間が絶縁膜32で埋め込ま れている。図3 (a)、図3 (b)、図3 (c) に示す ように、絶縁膜32は、ゲート電極31の幅(長手方 向) に部分的に除去されている。本実施の形態では、ゲ ート電極31を保持すると同時に部分的に絶縁膜が除去 されているため、ゲート電極形成時におけるゲート歩留 まりが向上し、ゲート寄生容量が低減され、高周波特性 を向上できるようになるといった効果を奏する。特に本 実施形態のようにドレイン電極側の絶縁膜22が除去さ れていれば、ゲートードレイン間の寄生容量が低減可能 で、最大有能電力利得を規定する最高発振周波数Fma xの向上を図ることができる。

【0013】(第4の実施の形態)次に、本発明の第4 の実施の形態を図面を参照して詳細に説明する。図4は 50 本発明の第6の実施の形態にかかる半導体装置のデバイ

本発明の第4の実施の形態にかかる半導体装置のデバイ ス構造を説明するための断面図である。図4(a)を参 照すると、本発明の第4の実施の形態として断面工字型 電界効果トランジスタのゲート部上面図が示されてい る。図4 (b) および図4 (c) は、図4 (a) のA-A'切断線、B-B'切断線のそれぞれに沿った断面図 である。

【0014】本実施の形態では、図4(b)、図4 (c) に示すように、ゲート電極41と半導体基板40 の間にゲート電極41を保持するため絶縁膜42が形成 されている。また、図4(b)、図4(c)の断面図に 示すように、図4(b)で示す断面部分では、ゲート電 極41と半導体基板40の間(例えば、ソース電極側) が絶縁膜42で埋め込まれておらず、これと反対に、図 4 (c) に示す断面部分では、ゲート電極41と半導体 基板40の間(例えば、ドレイン電極側)が絶縁膜42 で埋め込まれていない。図4(a)、図4(b)、図4 (c) に示すように、絶縁膜42は、ゲート電極41の 幅(長手方向)に部分的に除去され、なおかつ、絶縁膜 42がドレイン電極側とソース電極側で交互に存在する 構造とすることで、ゲート歩留まりを低下させずに絶縁 膜42の間隔を第1の実施の形態の場合に比べて広げる ことができる。本実施の形態では、ゲート電極41を保 持すると同時に部分的に絶縁膜が除去されているため、 ゲート電極形成時におけるゲート歩留まりが向上し、ゲ ート寄生容量が低減され、高周波特性を向上できるよう になるといった効果を奏する。

【0015】 (第5の実施の形態) 次に、本発明の第5 の実施の形態を図面を参照して詳細に説明する。図5は 本発明の第5の実施の形態にかかる半導体装置のデバイ ス構造を説明するための断面図である。図5 (a)を参 照すると、本発明の第5の実施の形態として断面工字型 電界効果トランジスタのゲート部上面図が示されてい る。図5 (b) は、図5 (a) のA-A' 切断線に沿っ た断面図である。

【0016】本実施の形態では、図5(b)に示すよう に、ゲート電極71と半導体基板70の間に絶縁膜72 と空隙73を形成し、ゲート電極71を保持している。 図5(b)の断面図に示すように、ゲート電極71と半 導体基板 7 0 の間の絶縁膜 7 2 の中に空隙 7 3 が形成さ れている。図5 (a)、図5 (b) に示される構造とす ると、ゲート電極形成時におけるゲート歩留まりが向上 し、絶縁膜72の中に空隙73が存在すると空隙の比誘 電率は真空と同じ1となることにより絶縁膜72のみで 保持する場合に比べて、ゲート寄生容量が低減可能で、 高周波特性を向上できるようになるといった効果を奏す

【0017】 (第6の実施の形態) 次に、本発明の第6 の実施の形態を関面を参照して詳細に説明する。図6は ス構造を説明するための断面図である。図6 (a)を参照すると、本発明の第6の実施の形態として断面下字型 電界効果トランジスタのゲート部上面図が示されている。図6 (b) および図6 (c) は、図6 (a) のA-A' 切断線、B-B' 切断線のそれぞれに沿った断面図である。

【0018】本実施の形態では、図6(a)、図6 (c) に示すように、ゲート電極81と半導体基板80 の間にゲート電極81を保持するため絶縁膜82が形成 されている。また、図6(b)、図6(c)の断面図に 示すように、図6(b)で示す断面部分では、ゲート電 極81と半導体基板80の間が絶縁膜82で埋め込まれ ておらず、図6 (c) に示す断面部分では、ゲート電極 81と半導体基板80の間が絶縁膜82で埋め込まれて おり、さらに、絶縁膜82中に空隙83が存在する。図 6 (a)、図6 (b)、図6 (c) に示すように、絶縁 膜82は、ゲート電極81の幅(長手方向)に部分的に 除去されている。本実施の形態では、ゲート電極81を 保持すると同時に部分的に絶縁膜が除去されているた め、ゲート電極形成時におけるゲート歩留まりが向上 し、絶縁膜82の中に空隙83が存在すると空隙の比誘 電率は真空と同じ1となることにより絶縁膜82のみで 保持する場合に比べて、ゲート寄生容量が低減され、高 周波特性を向上できるようになるといった効果を奏す

【0019】(第7の実施の形態)次に、本発明の第7の実施の形態を図面を参照して詳細に説明する。図7は本発明の第7の実施の形態にかかる半導体装置のデバイス構造を説明するための断面図である。図7(a)を参照すると、本発明の第7の実施の形態として断面下字型電界効果トランジスタのゲート部上面図が示されている。図7(b)および図7(c)は、図7(a)のAーA'切断線、B-B'切断線のそれぞれに沿った断面図である。

【0020】本実施の形態では、図7(b)、図7 (c) に示すように、ゲート電極91と半導体基板90 の間にゲート電極91を保持するため絶縁膜92が形成 されている。また、図7(b)、図7(c)の断面図に 示すように、図7 (b) で示す断面部分では、ゲート電 極91の下に絶縁膜92が存在はするが、ゲート電極9 1と半導体基板90の間が絶縁膜92で埋め込まれてお らず、図7 (c) に示す断面部分では、ゲート電極91 と半導体基板90の間が絶縁膜92で埋め込まれてお り、さらに、絶縁膜92中に空隙93が存在する。図7 (a) 、図7 (b) 、図7 (c) に示すように、絶縁膜 92は、ゲート電極91の幅(長手方向)に部分的に除 去されている。本実施の形態では、ゲート電極91を保 持すると同時に部分的に絶縁膜が除去されているため、 ゲート電極形成時におけるゲート歩留まりが向上し、絶 緑膜92の中に空隙93が存在すると空隙の比誘電率は 50

真空と同じ1となることにより絶縁膜92のみで保持する場合に比べて、ゲート寄生容量が低減され、高周波特性を向上できるようになるといった効果を奏する。

【0021】 (第8の実施の形態) 次に、本発明の第8の実施の形態を図面を参照して詳細に説明する。図8は本発明の第8の実施の形態にかかる半導体装置のデバイス構造を説明するための断面図である。図8(a)を参照すると、本発明の第8の実施の形態として断面下字型電界効果トランジスタのゲート部上面図が示されている。図8(b) および図8(c) は、図8(a)のAー

る。図8 (b) および図8 (c) は、図8 (a) のAーA'切断線、B-B'切断線のそれぞれに沿った断面図である。

【0022】本実施の形態では、図8(a)、図8(c)に示すように、ゲート電極101と半導体基板100の間にゲート電極101を保持するため絶縁膜102が形成されている。また、図8(b)、図8(c)の断面図に示すように、図8(b)で示す断面部分では、ゲート電極101と半導体基板100の間が絶縁20膜102で埋め込まれておらず、また、埋め込まれている側においても、絶縁膜102中に空隙103が存在している。図8(c)に示す断面部分では、ゲート電極101と半導体基板100の間が絶縁膜102で埋め込まれており、図8(b)と間様に、絶縁膜102で埋め込まれており、図8(b)と間様に、絶縁膜102中に空隙103が存在する。図8(a)、図8(b)、図8(c)に示すように、絶縁膜102は、ゲート電極10

(c) にボずように、絶縁膜102は、ゲート電極101の幅(長手)方向に部分的に除去されている。本実施の形態では、ゲート電極101を保持すると同時に部分的に絶縁膜が除去されているため、ゲート電極形成時におけるゲート歩留まりが向上し、絶縁膜102の中に空隙103が存在すると空隙の比誘電率は真空と同じ1となることにより絶縁膜102のみで保持する場合に比べて、ゲート寄生容量が低減され、高周波特性を向上できるようになるといった効果を奏する。

【0023】図9および図10は本発明の最終的にゲート保護用絶縁膜を形成した場合を示した断面図である。上記の実施の形態は、ゲート形成段階での断面向上であり、デバイスの最終形態では、図9および図10に示すように、図1(b)、(c)~図8(b)、(c)に示す第1実施の形態乃至第8実施の形態のそれぞれの断面形状に対して、保護膜1102が成膜され、湿気等によるゲート電極1101の劣化を避ける工夫がなされる。このとき、図9(a)~(c)、図10(d)~(f)のように、ゲート電極1101と半導体基板1103の間に、もともと絶縁膜1104あるいは空隙1106を有する絶縁膜1105が存在していない場合、この間を保護膜1102が埋めないようにすることが必要である。

【0024】(第9の実施の形態)次に、本発明の第9 の実施の形態を図面を参照して詳細に説明する。図11

きる。

乃至図14は本発明の第9の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。図11 (a) に示すように、トランジスタ動作のために必要な GaAs能動層1202 (例えば、1×10<sup>-17</sup>cm <sup>-3</sup>の n 層を厚さ 100 n m) が形成された半導体基板 1201上に絶縁膜(例えば、厚さ200nmのSiO 2、比誘電率3.9)1203を形成する。続いて、図 11 (b) に示すように、絶縁膜1203上に第1のレ ジスト膜1204を塗布形成し、露光により所望の位置 にレジスト開口1205を形成する。次いで図11 (c) に示すように、第1のレジスト膜1204をマス クにレジスト開口1205を通して絶縁膜1203をエ ッチングし、絶縁膜開口1206を形成し、GaAs能 動層1202を露呈させる。続いて、図12 (d) に示 すように、露呈したG a A s 能動層 1 2 0 2 を所望のし きい値になるように、所望の深さエッチングする。続い て、ゲート金属1211(例えば、WSi/Pt/Au の層構造)を全面にスパッタ蒸着を行った後、ゲート金 属1211上に、エッチングされた絶縁膜開口1206 を含んで所望の大きさになるように第2のレジスト膜1 207を塗布形成した後、露光して不要部のレジストを 除去し、ゲート金属1211を露呈する。続いて、図1 2 (e) に示すように、この第2のレジスト膜1207 をマスクに露呈したゲート金属1211をドライエッチ ングし、ゲート電極1208を形成し、絶縁膜1203 を露呈させる。続いて、図12(f)に示すように、第 3のレジスト膜1209を全面に塗布形成する。続い て、図13 (g) に示すように、ゲート電極1208を 含んで、図13(h)の上面図に示すように、ゲート電 極1208上をストライプ状に横断する所望の大きさの レジストマスク1210を形成する。続いて、図14 (i) の上面図に示すように、バッファードフッ酸でレ ジストマスク1210により露呈している絶縁膜120 3とゲート電極1208下の絶縁膜1203をエッチン グ除去した後、不要のレジストマスク1210を除去す る。すなわち、図14(j) および図14(k) は、図 14 (i)のA-A'切断線、B-B'切断線のそれぞ れに沿った断面図であるが、この断面図に示すように、 図14(j)で示す断面部分では、ゲート電極1208 と半導体基板1201の間の絶縁膜1203を除去し、 図14(k)に示す断面部分では、ゲート電極1208 と半導体基板1201の間に絶縁膜1203を埋め込 む。本実施の形態では、ゲート電極11を保持すると同 時に部分的に絶縁膜1203が除去されているため、ゲ ート電極形成時におけるゲート歩留まりが向上し、ゲー ト寄生容量が低減され、高周波特性を向上させる効果が もたらされ、このようなプロセスにより、図1に示され るゲート断面構造が形成できる。なお、図2、図3およ び図4の断面構造は、図13(g)におけるレジストマ

スク1210の形状を変更することにより容易に形成で 50

【0025】 (第10の実施の形態) 次に、本発明の第 10の実施の形態を図面を参照して詳細に説明する。図 15乃至図18は本発明の第10の実施の形態にかかる 半導体装置製造方法を説明するための工程図である。図 15乃至図18は、塗布性の低誘電率絶縁膜を用いて図 4の構造を形成するプロセスの実施の形態である。図1 2 (f) まで同一プロセスで形成したとする。図15 (a) の上面図に示すように、ゲート電極1306の一 10 部と第1の絶縁膜1303 (例えば、二酸化ケイ素膜、 比誘電率~3.9)の一部が露呈する開口パターンを持 つ第1のレジストマスク1308を形成する。続いて、 図15(b)の上面図に示すように、第1のレジストマ スク1308を通して露呈している空隙1310を有す る第1の絶縁膜1303とゲート電極1306下の第1 の絶縁膜1303をエッチング除去する。すなわち、図 16 (c) および図16 (d) は、図15 (b) のA-A'切断線、B-B'切断線のそれぞれに沿った断面図 であるが、この断面図に示すように、図16(c)で示 す断面部分では、ゲート電極1306の片側(例えば、 ソース電極側)において、ゲート電極1306と半導体 基板1301の間の第1の絶縁膜1303を除去し、図 16 (d) に示す断面部分では、例えば、ドレイン側に おいてゲート電極1306と半導体基板1301の間の 第1の絶縁膜1303を除去する。続いて、図17 (e)の上面図に示すように、第1の絶縁膜1303よ り比誘電率の小さい釜布性の第2の絶縁膜(例えば、デ ュポン社製フッ化ポリイミドFP1-136M、比誘電 率2.6、以下FPI膜)1311を塗布形成する。続 いて、図17(1)の上面図に示すように、酸素プラズ マにより第1の絶縁膜1303とゲート電極1306上 の第2の絶縁膜1311を除去する。続いて、図18 (g)の上面図に示すように残余の第1の絶縁膜130 3をバッファードフッ酸によりウエットエッチング除去 する。すなわち、図18(h)は、図18(g)のA-A' 切断線に沿った断面図であるが、第2の絶縁膜13 11は、ゲート電極1306の幅(長手方向)に部分的 に除去され、なおかつ、第2の絶縁膜1311がドレイ ン電極側とソース電極側で交互に存在する構造とするこ 40 とで、ゲート電極1306を保持すると同時に部分的に 絶縁膜が除去されているため、ゲート電極形成時におけ るゲート歩留まりが向上し、ゲート寄生容量が低減さ れ、高周波特性を向上させる効果がもたらされ、このよ うなプロセスにより、図4に示されるゲート断面構造が 形成できる。

【0026】(第11の実施の形態)次に、本発明の第 11の実施の形態を図面を参照して詳細に説明する。図 19乃至図24は本発明の第11の実施の形態にかかる 半導体装置製造方法を説明するための工程図である。図 19(a)に示すように、トランジスタ動作のために必 基板1401上に第1の絶縁膜1403(例えば、厚さ 200nmのSiO2、比誘電率3.9)を形成し、続 いて、第1のレジストを塗布形成した後、露光現像する ことにより所望の位置に第1のレジストマスク1404 を形成し、第1の絶縁膜1403を露呈する。続いて、 図19 (b) に示すように、第1のレジストマスク14 04により露呈した第1の絶縁膜1403をエッチング 除去した後、不要の第1のレジストマスク1404を除 去する。これを上視した図が、図20(c)である。続 いて、図20(d)に示すように第2のレジストマスク 1405を塗布形成し、露光現像により第2のレジスト マスク1405を形成し、第1の絶縁膜1403上所望 の位置にレジスト開口1406を形成する。次いで図2 1 (e) に示すように、レジスト開口1406を通して 露呈した第1の絶縁膜1403をエッチングし、ゲート 絶縁膜開口1407を形成し、能動磨1402を露呈さ せる。続いて、図21(1)に示すように、残余の第2 のレジストマスク1405を除去した後、第1の絶縁膜 1403より比誘電率の小さい第2の絶縁膜1408 (例えば、ダウケミカル社製 DowCycloten e 5021 (ベンゾシクロブテン) benzocyc lobutene、比誘電率2.6、以下BCB膜)を 形成した後、第3のレジスト膜を塗布形成し、次いでゲ ート絶縁膜閉口1407直上に第3のレジストマスク1 409による閉口を形成する。続いて、図21 (g) に 示すように、第3のレジストマスク1409を通して第 2の絶縁膜をエッチングしてゲート開口1410を形成 し、能動層1402を露呈させる。続いて、図22 (h) に示すように、残余の第3のレジストマスク14 09を除去した後、露呈した能動層1402を所望の関 値になるように、所望の深さエッチングする。続いて、 ゲート金属1411 (例えば、WSi/Pt/Auの層 構造)を全面にスパッタ蒸着を行う。続いて、図22 (i) に示すように、ゲート金属1411上に、ゲート 開口1410を含んで所望の大きさになるように第4の レジスト膜を塗布形成した後、露光現像して不要部のレ ジストを除去し、ゲート金属1411を露呈するよう に、第4のレジストマスク1412を形成する。続い て、図22(j)に示すように、第4のレジストマスク 1412により露呈したゲート金属1411をドライエ ッチングし、ゲート電概1413を形成し、第2の絶縁 膜1408を露呈させる。続いて、図23(k)の上面 図に示すように、第5のレジスト膜を全面に塗布形成 し、第1の絶縁膜1403の端部を覆わない第5のレジ ストマスク1414を形成する。続いて、図23(1)

の上面図に示すように、第5のレジストマスク1414 により第2の絶縁膜1408をドライエッチング (例え

ば、酸素) 除去し、残余の第5のレジストマスク141

13 要なG a A s 能動層 1 4 0 2 (例えば、1×10<sup>-17</sup>

cm<sup>-3</sup>のn層を厚さ100nm)が形成された半導体

4を除去する。すなわち、図24 (m)、図24 (n) は、図23 (1) のA-A' 切断線に沿った断面図であ るが、図24 (m) に示すように、第2の絶縁膜140 8が、ゲート電極1413下に存在し、なおかつ、第1 の絶縁膜1403を覆うようにすることができる。ま た、続いて、図24 (n) に示すように、第1の絶縁膜 1403をバッファードフッ酸によりウエットエッチン グ除去することにより、第2の絶縁膜1408中に空隙 1415を形成することができる。ゲート電極1413 10 を保持すると同時に部分的に絶縁膜が除去されているた め、ゲート電極形成時におけるゲート歩留まりが向上 し、ゲート寄生容量が低減され、高周波特性を向上させ る効果がもたらされ、このようなプロセスにより、図5 に示されるようなゲート断面構造が形成できる。 【0027】 (第12の実施の形態) 次に、本発明の第 12の実施の形態を図面を参照して詳細に説明する。図 25乃至図30は本発明の第12の実施の形態にかかる 半導体装置製造方法を説明するための工程図である。図 25 (a) に示すように、トランジスタ動作のために必 要なGaAs能動層1502(例えば、1×10<sup>-17</sup> cm<sup>-3</sup>のn層を厚さ100nm) が形成された半導体 基板 1501上に第1の絶縁膜 1503 (例えば、厚さ 200nmのSiO2)を形成し、続いて、第1のレジ ストを塗布形成した後、露光現像することにより所望の 位置に第1のレジストマスク1504を形成し、第1の 絶縁膜1503を露呈する。続いて、図25 (b) に示 すように、第1のレジストマスク1504により露呈し た第1の絶縁膜1503をエッチング除去した後、不要 の第1のレジストマスク1504を除去する。これを上 30 視した図が、図26 (c) である。続いて、図26 (d) に示すように第2のレジストを塗布形成し、露光 現像により第2のレジストマスク1505を形成し、第 1の絶縁膜1503上所望の位置にレジスト閉口150 6を形成する。次いで図27 (e) に示すように、レジ スト開口1506を通して露呈した第1の絶縁膜150 3をエッチングし、ゲート絶縁膜開口1507を形成 し、能動層1502を露呈させる。続いて、図27 (1) に示すように、残余の第2のレジストマスク15 05を除去した後、第1の絶縁膜1503より比誘電率 の小さい第2の絶縁膜1508を形成した後、第3のレ ジスト膜を塗布形成し、次いでゲート絶縁膜開口150 7直上に第3のレジストマスク1509による開口を形 成する。続いて、図27 (g) に示すように、第3のレ ジストマスク1509を通して第3の絶縁膜をエッチン グレてゲート開口1510を形成し、能動層1502を 露呈させる。続いて、図28(h)に示すように、残余 の第3のレジストマスク1509を除去した後、露呈し た能動層 1502を所望のしきい値になるように、所望 の深さエッチングする。続いて、ゲート金属1511

(例えば、WSi/Pt/Auの層構造)を全面にスパ

ッタ蒸着を行う。続いて、図28 (i) に示すように、 ゲート金属1511上に、ゲート開口1510を含んで 所望の大きさになるように第4のレジスト膜を塗布形成 した後、露光現像して不要部のレジストを除去し、ゲー ト金属1511を露呈するように、第4のレジストマス ク1512を形成する。続いて、図28 (j) に示すよ うに、第4のレジストマスク1512により露呈したゲ ート金属1511をドライエッチングし、ゲート電極1 513を形成し、第2の絶縁膜1508を露呈させる。 続いて、図29(k)の上面図に示すように、残余の第 4のレジストマスク1512および露呈した第2の絶縁 膜1508を除去する。すなわち、図29(1)、図2 9 (m) は、図29 (k) のA-A' 切断線、B-B' 切断線に沿った断面図であるが、図29(1)に示すよ うに、第2の絶縁膜1508が、ゲート電極1513下 に存在し、なおかつ、第1の絶縁膜1503を覆うよう にすることができる。また、図29 (m) の位置では、 ゲート電極1513下に第1の絶縁膜1503と第2の 絶縁膜1508が層構造として存在させることができ る。また、続いて、第1の絶縁膜1503をバッファー ドフッ酸によりウエットエッチング除去することによ り、図30 (n) に示すように、第2の絶縁膜1508 中に空隙1515を形成することができ、また、図30 (o) に示すように、第2の絶縁膜1508下の第1の 絶縁膜1503を除去することができる。ゲート電極1 513を保持すると同時に部分的に第1の絶縁膜150 3が除去されているため、ゲート電極形成時におけるゲ ート歩留まりが向上し、ゲート寄生容量が低減され、高 周波特性を向上させる効果がもたらされ、このようなブ ロセスにより、図7に示されるようなゲート断面構造が 形成できる。

【0028】(第13の実施の形態)次に、本発明の第 13の実施の形態を図面を参照して詳細に説明する。図 31乃至図36は本発明の第13の実施の形態にかかる 半導体装置製造方法を説明するための工程図である。図 31 (a) に示すように、トランジスタ動作のために必 要なG a A s 能動屬 1 6 0 2 (例えば、 1 × 1 0 <sup>- 1 7</sup> cm<sup>-3</sup>のn層を厚さ100nm) が形成された半導体 基板1601上に第1の絶縁膜1603 (例えば、厚さ 200nmのSiO2)を形成し、続いて、第1のレジ ストを塗布形成した後、露光現像することにより所望の 位置に第1のレジストマスク1604を形成し、第1の 絶縁膜1603を露量する。続いて、図31 (b) に示 すように、第1のレジストマスク1604により露呈し た第1の絶縁膜1603をエッチング除去した後、不要 の第1のレジストマスク1604を除去する。続いて、 図31 (c) に示すように第2のレジストを塗布形成 し、露光現像によりマスク1605を形成し、第1の絶 縁膜1603上所望の位置にレジスト開口1606を形 成する。次いで図32 (d) に示すように、レジスト開 50

口1606を通して髂呈した第1の絶縁膜1603をエ ッチングし、ゲート絶縁膜開口1607を形成し、能動 層1602を露呈させる。続いて、図32 (e) に示す ように、残余の第2のレジストマスク1605を除去し た後、第1の絶縁膜1603より比誘電率の小さい第2 の絶縁膜1608を形成した後、第3のレジスト膜を塗 布形成し、次いでゲート絶縁膜開口1607直上に第3 のレジストマスク1609による開口を形成する。続い て、図32(f)に示すように、第3のレジストマスク 1609を通して第3の絶縁膜をエッチングしてゲート 開口1610を形成し、能動屬1602を露皇させる。 露呈した能動層1602を所望の閾値になるように、所 望の深さエッチングし、続いて、図33 (g) に示すよ うに、残余の第3のレジストマスク1609を除去した 後、ゲート金属1611 (例えば、WSi/Pt/Au の層構造)を全面にスパッタ蒸着を行う。続いて、図3 3 (h) に示すように、ゲート金属1611上に、ゲー ト開口1610を含んで所望の大きさになるように第4 のレジスト膜を塗布形成した後、露光現像して不要部の レジストを除去し、ゲート金属1611を露呈するよう に、第4のレジストマスク1612を形成する。続い て、図33(i)に示すように、第4のレジストマスク 1612により露呈したゲート金属1611をドライエ ッチングし、ゲート電極1613を形成し、第2の絶縁 膜1608を露呈させる。続いて、図34(j)および 図34(k)の上面図に示すように、ストライプ状にゲ ート電極1613をカバーする第5のレジストマスク1 614を形成する。続いて、図35(1)の上面図に示 すように第5のレジストマスク1614により露量した 第2の絶縁膜1608とゲート電極1613下の第2の 絶縁膜1608を除去する。すなわち、図35 (m)、 図35 (n) は、図35 (1) のA-A' 切断線、B-B' 切断線のそれぞれに沿った断面図であるが、図35 (m) に示すように、第2の絶縁膜1608が、ゲート 電極1613下に存在し、なおかつ、第1の絶縁膜16 03を覆うようにすることができる。また、図35 (n) に示す部分では、ゲート電極1613の根元部分 だけを第1の絶縁膜1603が保持するようにできる。 また、続いて、第1の絶縁膜1603をバッファードフ ッ酸でウエットエッチング除去することにより、図36 (o) に示すように、第2の絶縁膜1608中に空隙1 615を形成することができる。また、図36 (p) で は、第1の絶縁膜1603が除去されている。このよう にゲート電極1613を保持すると同時に部分的に絶縁 膜が除去されているため、ゲート電極形成時におけるゲ ート歩留まりが向上し、ゲート寄生容量が低減され、高

50 【0029】(第14の実施の形態)次に、本発明の第

形成できる。

周波特性を向上させる効果がもたらされ、このようなプ

ロセスにより、図6に示されるようなゲート断面構造が

17 14の実施の形態を図面を参照して詳細に説明する。図 37乃至図42は本発明の第14の実施の形態にかかる 半導体装置製造方法を説明するための工程図である。図 37 (a) に示すように、トランジスタ動作のために必 要なG a A s 能動層1702(例えば、1×10<sup>-17</sup> cm<sup>-3</sup>のn層を厚さ100nm)が形成された半導体 基板1701上に第1の絶縁膜1703(例えば、厚さ 200 n m の SiO2)を形成し、続いて、第1のレジ ストを塗布形成した後、露光現像することにより所望の 位置に第1のレジストマスク1704を形成し、第1の 絶縁膜1703を露呈する。続いて、図37(b)に示 すように、第1のレジストマスク1704により露呈し た第1の絶縁膜1703をバッファードフッ酸によりウ エットエッチング除去した後、不要の第1のレジストマ スクを除去する。続いて、図37(c)に示すように第 2の絶縁膜1705を形成する。次いで図38(d)に 示すように、第2のレジストを塗布形成した後、第1の 絶縁膜1703直上の所望の位置に第2のレジストマス ク1706を用いた露光現像により、レジスト開口17 07を形成する。続いて、図38(f)に示すように、 レジスト閉口1707を通して露呈した第2の絶縁膜1 705 (例えば、FPI膜) および第1の絶縁膜170 3を連続してエッチング除去し、ゲート絶縁膜開口17 08を形成し、能動層1702を露呈させる。続いて、 図38 (g) に示すように、露呈した能動層1702を 所望の閾値になるように、所望の深さエッチングしてゲ ート開口1709を形成し、続いて、図39(h)に示 すように、残余の第2のレジストマスク1706を除去 した後、ゲート金属1710 (例えば、WSi/Pt/ Auの層構造)を全面にスパッタ蒸着を行う。続いて、 図39(i)に示すように、ゲート金属1710上に、 ゲート開口1709を含んで所望の大きさになるように 第3のレジスト膜を塗布形成した後、露光現像して不要 部のレジストを除去し、ゲート金属1710を露呈する ように、第3のレジストマスク1711を形成する。続 いて、図39(j)に示すように、第3のレジストマス ク1711により露呈したゲート金属1710をドライ エッチングし、ゲート電極1712を形成し、第2の絶 **緑膜1705を露星させる。続いて、残余の第3のレジ** ストマスク1711を除去した後、図40(k)の上面 40 図に示すように、第3の絶縁膜1713を形成した後、 第4のレジスト膜を塗布形成し、図40(k)の上面図 およびそのA---A、線断面図の図40(1)に示される ような第4のレジストマスク1714を形成する。続い て、図40(k)のA-A、切断線およびB-B、切断 線の図41(m)、図41(n)に示すように、バッフ ァードフッ酸で第4のレジストマスク1714により露 呈している第3の絶縁膜1713を除去し、第2の絶縁 膜1705を露呈させる。続いて、図41(o)、図4 2 (p) に示すように、酸素プラズマにより残余の第4

のレジストマスク1714および第2の絶縁膜1705を除去し、第1の絶縁膜1703を露呈させる。続いて、図42(q)および図42(r)に示すように、バッファードフッ酸によって第1の絶縁膜1703を除去することにより、ゲート金属1710の片側を保持し、空隙1715が存在する構造を形成することができる。このようにゲート金属1710を保持すると同時に部分的に絶縁膜が除去されているため、ゲート電極形成時におけるゲート歩留まりが向上し、ゲート寄生容量が低減され、高周波特性を向上させる効果がもたらされ、このようなプロセスにより、図8に示されるゲート断面構造が形成される。

【0030】以上説明したように上記各実施の形態によれば、ゲート電極と基板の間にゲートを支持するために設けられた絶縁膜をゲート電極長手方向に少なくとも一部を除去あるいは比誘電率3以下の低誘電率膜を含む絶縁膜材料で埋め込むことにより、ゲート電極とソース電極の間あるいはゲート電極とドレイン電極の間で発生する寄生容量を低減でき、ゲート電極形成時の歩留まり低下を発生させることがなく、遮断周波数や最高発振周波数を向上でき、さらに、高周波特性を向上できる半導体装置および半導体装置製造方法を提供できるようになるといった効果を奏する。

【0031】なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。また、各図において、同一構成要素に30 は同一符号を付している。

### [0032]

【発明の効果】本発明は以上のように構成されているので、ゲート電極と基板の間にゲートを支持するために設けられた絶縁膜をゲート電極長手方向に少なくとも一部を除去あるいは比誘電率3以下の低誘電率膜を含む絶縁膜材料で埋め込むことにより、ゲート電極とソース電極の間あるいはゲート電極とドレイン電極の間で発生する寄生容量を低減でき、ゲート電極形成時の歩留まり低下を発生させることがなく、遮断周波数や最高発振周波数を向上でき、さらに、高周波特性を向上できる半導体装置および半導体装置製造方法を提供できるようになるといった効果を奏する。

### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態にかかる半導体装置のデバイス構造を説明するための断面図である。

【図2】本発明の第2の実施の形態にかかる半導体装置 のデバイス構造を説明するための断面図である。

【図3】本発明の第3の実施の形態にかかる半導体装置 のデバイス構造を説明するための断面図である。

50 【図4】本発明の第4の実施の形態にかかる半導体装置

のデバイス構造を説明するための断面図である。

【図 5】 本発明の第5の実施の形態にかかる半導体装置のデバイス構造を説明するための断面図である。

【図 6】本発明の第 6 の実施の形態にかかる半導体装置のデバイス構造を説明するための断面図である。

【図7】本発明の第7の実施の形態にかかる半導体装置 のデバイス構造を説明するための断面図である。

【図8】本発明の第8の実施の形態にかかる半導体装置 のデバイス構造を説明するための断面図である。

【図9】本発明の最終的にゲート保護用絶縁膜を形成し 10 た場合を示した断面図である。

【図10】本発明の最終的にゲート保護用絶縁膜を形成 した場合を示した断而図である。

【図11】本発明の第9の実施の形態にかかる半導体装置製造方法を説明するための工程図である。

【図12】本発明の第9の実施の形態にかかる半導体装置製造方法を説明するための工程図である。

【図13】本発明の第9の実施の形態にかかる半導体装置製造方法を説明するための工程図である。

【図 14】本発明の第9の実施の形態にかかる半導体装 20 置製造方法を説明するための工程図である。

【図15】本発明の第10の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図16】本発明の第10の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図17】本発明の第10の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図18】本発明の第10の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図19】本発明の第11の実施の形態にかかる半導体 30 装置製造方法を説明するための工程図である。

【図20】本発明の第11の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図21】本発明の第11の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図22】本発明の第11の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図23】本発明の第11の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図24】本発明の第11の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図25】本発明の第12の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図 2 6】本発明の第 1 2 の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図27】本発明の第12の実施の形態にかかる半導体

装置製造方法を説明するための工程図である。

(11)

【図28】本発明の第12の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図29】本発明の第12の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図30】本発明の第12の実施の形態にかかる半導体装置製造方法を説明するための工程図である。

【図31】本発明の第13の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図32】本発明の第13の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図33】本発明の第13の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図34】本発明の第13の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図35】本発明の第13の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図36】本発明の第13の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

20 【図37】本発明の第14の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図38】本発明の第14の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図39】本発明の第14の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図40】本発明の第14の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図41】本発明の第14の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

7 【図42】本発明の第14の実施の形態にかかる半導体 装置製造方法を説明するための工程図である。

【図43】従来の半導体装置のデバイス構造を説明する ための断面図である。

【符号の説明】

10, 20, 30, 40, 70, 80, 90, 100···· 半導体基板

11, 21, 31, 41, 71, 81, 91, 101… ゲート電極

12, 22, 32, 42, 72, 82, 92, 102…
10 絶線膜


73,83,93,103…空隙


1101…グート電極


1 1 0 2 …保護膜


1103…半導体基板


1104, 1105…絶縁膜















2\_.1401

7\_\_\_1401


【図21】 [図22] 1407ゲート絶縁膜開口 1411ゲート金属 1403 1403 (e) (h) Z-- 1401 1412第4のレジストマスク 1409第3のレジストマスク 1403 1408第2の (i) \_ 絶縁膜 **(f)** 1402سے 2-1401 1410ゲート開口 1409 1403 1403 **(j)** (g) 2-1402 1401 سے 1401 半総体基板 1402 推動原 1403 第1の色縁度 1403 第2のレジストマスク




1402 旅動原 1403 第1の紀辞度


1408 第2の絶操数


【図25】







[図27]









【図26】





1505第2のレジストマスク




【图28】













【図34】







【図37】









[図39]




【図38】






【図41】 1714 1710 1705 1703 (m) 1701 1703 1705 (n) 1702 1701 إر 1713 (0) 1705 1701 1701 半導体系板 1702 能動磨 1703 第1の絶縁膜 1705 第2の絶縁膜 1710 ゲート電器 1713 第3の絶縁隊 1714 第4のレジストマスク



【图43】



フロントページの続き

(72) 発明者 牧野 洋一 東京都港区芝五丁目7番1号 日本電気株 式会社内

F ターム(参考) 5F102 FA00 GB01 GC01 GD01 GJ05 GR04 GR09 GR11 GS02 GS04 GS07 GS09 GT03 GV01 GV05 HC15 HC18